삼성, 비메모리 반도체서도 '최신 3D 적층기술' 개발

중앙일보

입력

김영민 기자

삼성전자가 시스템 반도체를 3차원(3D) 형태로 쌓아 올린 ‘X-큐브’ 기술을 적용한 테스트 칩을 생산했다고 13일 밝혔다. 7나노미터(㎚·10억분의 1m) 이하 극자외선(EUV) 공정에 이를 적용한 건 삼성이 세계 최초라고 한다. 삼성은 지난해 4월 이재용 부회장이 '2030년 시스템반도체(비메모리 반도체) 세계 1위 비전'을 내놓은 바 있다.

두개 이상 칩 적층해 하나의 반도체로 만드는 기술

이날 삼성전자 반도체(DS) 부문에 따르면 X-큐브는 두 개 이상의 칩을 적층하는 방식으로 하나의 칩셋을 제작하는 후공정(패키징) 기술이다. 일반적인 시스템반도체는 CPU·GPU 같은 로직 칩(연산가능 칩) 옆에 캐시메모리(임시저장장치) 부분을 붙여 2D 형태로 설계하지만, 삼성은 X-큐브를 통해 캐시메모리 역할을 하는 S램을 로직 칩 위에 3D 형태로 설계했다. (아래 사진 참조)

기존 시스템반도체의 평면 설계(사진 왼쪽) 삼성전자가 최첨단 EUV 시스템반도체에 3차원 적층 기술을 적용한 설계. [사진 삼성전자]

메인보드에 맞닿는 칩 면적이 줄어들기 때문에 배터리 소모량, 발열량이 감소하는 효과도 기대할 수 있다. 삼성에 따르면 X-큐브 기술에선 칩과 칩을 수직 연결하는 방식도 와이어 대신 실리콘관통전극(TSV)을 택해 데이터 처리속도를 향상했다. TSV는 삼성이 D램 8~12개를 하나로 묶을 때 사용하는 방식이다. (아래 사진 참조)

자료: 삼성전자 뉴스룸

비메모리 분야에서 삼성은 위탁생산(파운드리) 부문 선두 업체인 대만 TSMC보다 패키징 기술이 취약하다는 평가를 받아왔다. 이를 보완하기 위해 삼성은 X-큐브 기술을 7나노 이하 파운드리 선단 공정에 활용할 계획이다. 반도체 개발 전문 팹리스(Fabless) 업체들은 삼성이 제공하는 X-큐브 설계방법론·설계툴을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작할 수 있다.

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다”며 “반도체 성능 한계 극복을 위한 기술을 지속적으로 혁신해 나가겠다”고 밝혔다.

김영민 기자 bradkim@joongang.co.kr