<중앙특허기술상>4월수상자-현대전자 두개의 웰 제조법

중앙특허기술상 4월상에 선정된 현대전자산업의 「CMOS(相補性 금속산화물 반도체.동작속도는 다소 늦지만 소비전력은 아주 적다)의 단차없는 두개의 회로(웰)제조방법」은 그동안 반도체가「MD램시대」에 들어선후 고밀화로 인해 가늘어진 회로가 종종 끊기거나 제대로 작동하지 않는 문제점들을 손쉽게 해결한 신기술로 인정되고 있다.
91년 특허출원이후 지난3월 최종 등록을 마쳤으며 미국.이탈리아등에도 특허등록(일본.독일은 심사중)을 했다.
이 기술의 시발은 현대전자가 91년 4MD램의 개발에 착수하면서부터다.
일반적으로 D램반도체를 만드는 방법은 정보를 기억하도록 회로를 짠뒤 이 회로를 사진촬영하고 그 필름의 내용을 현미경을 통해 축소해 반도체의 표면에 입히는 순으로 이뤄진다.이후 표면처리작업을 통해 회로등 필요한 부분이 들어갈 곳은 코팅처리로 보호하고 나머지 부분은 부식되도록 함으로써 표면에 요철을 만들어회로를 재현한다.하나의 기본단위 회로가 만들어지면 그 요철을 다시 메워 평탄하게 한뒤 그 위에 다시 똑같은 방법으로 회로를겹겹이 쌓아 하나의 칩을 만들어가 는 것이다.
현대전자의 개발팀도 이같은 기본원칙에 따라 개발을 시작했으나처음에는 부식과정에서 발생하는 각 회로들간의 높낮이 문제가 즉시 나타났다.
이 문제 해결을 위해 개발팀은 도시바등 선진업체들이 했듯 회로자체의 개선에 관심을 모았지만 과거 회로촬영업무를 맡았던 지형림(池亨林.반도체 제1연구소)차장의 건의로 회로보다 회로촬영때 기준점이 되는 부분에 더 신경썼다.
회로의 높낮이 변화를 감안해 기준점만 정확히 잡아주면 회로의높낮이를 없앨 수 있다는 것이 최초 아이디어였고 결국 보완작업을 통해 실현될 수 있었다.
현대전자산업은 이 방법을 16MD램에 시범 적용했고,현재는 64MD램에까지 적용해 그 효과를 톡톡히 보고 있다.
李孝浚기자