삼성전자 임직원들이 지난 6월에 화성캠퍼스에서 3나노 웨이퍼를 들어 보여주고 있다. 사진 삼성전자
반도체 업계는 미래 ‘게임 체인저’가 될 3나노미터(㎚·1㎚=10억 분의 1m) 칩 양산을 위해 생산시설 확충에 주력하고 있다. 최첨단 공정인 만큼 기술 유출 우려에 대응하고, 생산 효율화 등을 위해 ‘자국 생산’에 주력한다는 전략이다.
9일 반도체 업계에 따르면 삼성전자는 현재 3㎚ 반도체를 화성캠퍼스 S3·V1 라인 등에서 양산하고 있다. S3 라인에서 주로 생산이 되며 최첨단 EUV(극자외선) 노광장비 전용 라인인 V1라인에서 포토공정이 이루어지는 구조다. 삼성전자 측은 “지난해부터 3㎚ 게이트올어라운드(GAA) 제품 양산을 시작했으며 현재 3㎚ GAA 공정을 사용한 세 번째 제품을 양산하고 있다”고 말했다. 업계에 따르면 하반기부터는 평택캠퍼스에서도 3㎚ 반도체 양산을 시작할 것으로 알려졌다.
TSMC는 현재 대만 중부 타이중 과학단지와 남부 타이난 과학단지에서 3㎚ 반도체를 생산하고 있다. 특히 남부 타이난의 남부과학단지 내 선진 제조 공정이 있는 18팹(반도체공장)이 메인이다. 18팹은 1단계부터 8단계까지 클린룸 면적이 5만8000㎡로 표준 로직 칩 생산 면적 크기의 2배 규모다. TSMC는 18팹 건설에 604억 달러(약 76조2000억 원)를 투자했다.
삼성전자가 3나노 공정은 첨단 파운드리 EUV(극자외선) 공정이 적용되는 삼성전자 화성캠퍼스 S3 라인에서 생산된다. 사진은 삼성전자 화성캠퍼스 전경. 삼성전자
두 기업 모두 미국에서 최첨단 팹을 건설 중이지만, 3㎚ 생산 계획에 대해서는 아직 구체적으로 밝히고 있지 않다. 삼성전자는 내년 텍사스주 테일러 공장을 완공하며 4~5㎚ 제품을 양산할 계획이다. TSMC는 당초 애리조나 공장을 내년에 완공해 5㎚ 칩을 생산하고, 2026년 2기 공정을 가동해 3㎚ 칩을 생산할 계획이었다. 하지만 최근 TSMC는 숙련 인력 부족을 이유로 내년 완공 계획을 1년 연기한다고 발표했다. 이에 따라 3㎚ 칩 생산 일정도 순차적으로 밀린 상황이다.
반도체 전문가들은 최첨단 공정 생산을 본국에 두려는 이유로 보안 이슈를 가장 먼저 꼽았다. 김용석 성균관대 전자전기공학부 교수는 “수요가 충분한 4~5㎚부터 생산하면서 조금씩 시간 차를 두고 해외 공장 양산을 시작하는 것”이라며 “3㎚는 가장 앞서있는 공정인 만큼 기술 유출 등에 민감하기 때문에 본국에 가지고 있는 것을 선호하기 때문”이라고 설명했다.
지난해 12월 TSMC 애리조나 공장 착공식에 조 바이든 미국 대통령이 방문해 현장을 둘러보고 있는 모습. TSMC는 2025년 이 공장을 완궁 후 5나노 반도체를 생산할 계획이다. 로이터=연합뉴스
투자 규모도 부담 요소다. 뉴욕타임즈는 지난 4일(현지시간) 마크 리우 TSMC 회장 인터뷰를 통해 “TSCM는 애리조나에 400억 달러를 투자해 가장 발전된 제품보다 한두 세대 뒤진 칩을 생산하기 위해 두개 공장을 건설 중”이라며 “미국 기업들이 TSMC의 건설 비용만 대만보다 최소 4배 더 높을 수 있는 애리조나에서 생산되는 칩에 요구되는 프리미엄을 기꺼이 지불할 것인지에 대한 의구심이 든다”라고 보도했다. 그러면서 “리우 회장은 칩스법의 520억 달러 보조금 외에 미국에서 인센티브를 제공하지 않는다면 미국산 칩을 구입하는 것이 매우 제한적일 것”이라고 전했다.
