EETimes 에 다르면, TI사는 이번 가을에 제조공정을 180nm-Copper에서 저 저항 유전체 재질을 가진 130nm-Copper로 이동할 것이라고 한다. 또한 TI 사는 2002년 중순까지는 100nm 설계 방식으로 움직일 것이라고 한다. 현재 TI 사는 DSP 칩과 다른 제품이외에도 Sun Microsystems을 위해 UltraSPARC을 생산하고 있다. TI사의 0.18 미크론 공정에 기반한 대표적인 제품은 이번 가을에 출시될 UltraSPARC III 이며 선은 UltraSPARC III 의 도입후에 바로 0.14 미크론으로 움직일 것이라고 한다.
이 130-nm 세대는 훌륭한 성능 향상을 가져다 줄 것이라고 하며, 이 공정은 1평방 밀리미터당 156,000 로직 게이트를 지원한다고 한다. 또한 450,000 bits/mm2 밀도의 SRAM 은 업계 최고라고 칭할 수 있을 것이라고 한다.
어림잡아 생각해보면 130-nm 세대는 GHz 수준의 DSP, 마이크로프로세서와 일치한다고 볼 수 있을 것이다. TI 사의 실리콘 기술 개발부 수석 부사장인 요시오 니시(Yoshio Nishi)씨는 130-nm 프로세의 장점으로 하나의 링 오실레이터용으로 25-picosecond 게이트 딜레이와 , 40-GHz 주파수를 들 수 있다고 전하고 있다.
130-nm 집적 공정의 관리자인 로버트 에크런드(Robert Eklund)씨는 이 공정은 60% 게이트 지체 감소와 30%의 인터코넥트 지체 감소 효과를 가져오며 이로 인해 업계 최고 성능을 가져올 수 있을 것이라고 전하고 있다.
