IBM과 인텔 칩 시장에서 '크기와 속도'로 한판 승부

인텔은 8 옹스트롬 내지는 3아톰 정도의 원소로 트랜지스터를 만들 계획에 있으며, IBM은 기존 칩보다 10배 가량 빠른 칩을 만들 계획이다.

인텔은 한 연구 논문과 전자현미경 사진들을 가지고 무어의 법칙이 앞으로 10년간 계속 유효할 것이라는 사실을 보여줄 계획이다.

인텔은 지난 11일 샌프란시스코에서 열린 IEEE 인터내셔널 전자장비(IEEE International Electron Devices) 컨퍼런스에서 인텔이 기존 칩보다 훨씬 작은 8 옹스트롬 또는 3 아톰 정도의 협소한 원소로 트랜지스터 생산이 가능하다는 것을 논문을 통해 보여주고 있다.

인텔의 컴포넌트 연구소(Components Research Lab) 소장인 제랄드 마식은 "이번 성과로 향후 5~10년간 칩 성능 향상 속도를 지연시킬만한 물리적 장벽은 없을 것으로 보인다"며 이번 개발의 의의를 밝혔다.

인텔의 공동창립자인 고든 무어가 만든 무어의 법칙은 트랜지스터 크기가 줄어들면서 칩이 보유할 수 있는 트랜지스터 수가 18~24개월마다 두 배로 증가한다는 법칙이다. 이진 데이터를 나타내기 위해 꺼졌다 켜졌다 하는 트랜지스터의 수가 많아지면 이에 따라 성능도 향상된다.

실시간 실행

마식은 "이런 추세는 계속되고 있으며, 우리는 특별한 장애 없이 일을 추진할 수 있을 것이다. 산화규소가 이같은 수준에서 작용할 것인지 여부만이 유일한 우려 사항"이라고 말했다.

이런 트랜지스터를 사용해 만든 칩에는 대략 4억 개의 트랜지스터가 포함되고 10GHz로 작동할 것이라고 한다. 이런 칩들을 사용한 컴퓨터는 구두 명령이나 대화를 실시간으로 번역할 수 있으며 대규모의 복잡한 광학 데이터베이스도 검색할 수 있다.

이런 칩들은 또한 오늘날 대부분의 노트북 칩보다 낮은 1볼트 이하의 전압에서 작동할 것이다. 부팅시간도 향상될 예정이다. 현재 출시되는 펜티엄 4 칩은 1.5GHz로 작동하며 4200만 개의 트랜지스터를 포함하고 있다.

무어의 법칙의 미래는 업계를 향한 커다란 암시를 내포하고 있다. 30년이 넘는 기간 동안, 반도체 제조업체들은 꾸준히 트랜지스터 크기를 줄여왔으며 그로 인해 전보다 크기는 작지만 성능은 우수한 칩 제조가 가능했다. 칩이 작아질수록 에너지 및 비용은 절감된다.

이로 인해 소프트웨어 개발자들과 컴퓨터 설계자들은 좀더 세련되고 강력한 제품을 만들 수 있게 됐다.

무어의 법칙이 깨질까?

지금까지는 무어의 법칙이 지켜져 오고있지만, 연구자들은 무어의 법칙이 깨질 시점을 연구중이다. 마식은 10년 전에 무어가 트랜지스터가 0.25 미크론 정도로 줄어들면 업계가 난관에 봉착하게 될 것"이라는 의견을 피력한 바 있다고 밝혔다.

그런 크기의 트랜지스터를 사용한 칩은 1997년에 나왔으며 이미 구식이 됐다. 대부분의 기업들은 0.18 미크론 원소를 사용한 칩을 제조하고 있으며 2001년 말이면 0.13 미크론 칩 제작도 시작될 것이다.

마식은 이번 컨퍼런스에서 논의될 크기의 트랜지스터는 2005년에 나올 프로세서에 모습을 드러낼 것이며, 그 때는 0.07 미크론 세대가 시작된다고 밝혔다. 이런 칩들의 평균 원소 크기는 0.07 미크론 내지 70 나노미터일 것이나 일부 원소들은 이보다 더 작을 것이다.

트랜지스터 내부에서 전류의 흐름을 통제하는 트랜지스터 내부의 열린 공간, 즉 트랜지스터 게이트의 폭은 30 나노미터가 될 것이다. 트랜지스터 게이트 벽의 두께는 ''산소, 규소, 산소원자로 구성되는'' 3 아톰이 될 것이라고 한다.

현재 인텔은 0.07 미크론 세대의 트랜지스터를 겨우 만들기 시작했을 뿐 칩을 완성시킨 단계는 아니다.

다른 변화들

칩 아키텍처는 크기 축소 말고도 다른 식으로 변화될 것이다. 즉, 0.07 미크론 세대의 칩에서 사용되는 트랜지스터는 오늘날의 가시광선 평판인쇄 대신 초자외선 평판인쇄를 사용해 화학적으로 인쇄될 것이다.

탄탈룸이나 기타 원소들은 웨이퍼에서는 사용되지 않더라도 실리콘을 대신해 트랜지스터 게이트 물질로 사용될 것이다. 마식에 의하면, 사용물질의 변화로 트랜지스터의 폭은 더 넓어지지만 전기를 덜 새나가게 하기 때문에, 효율이 좀더 높아진다고 한다. 트랜지스터는 수직적으로 적재될 가능성이 크다.

마식은 "특정 분야에서는 이런 트랜지스터를 더 많이 얻을 수 있지만, 이런 옵션의 대부분은 통합하기 어렵다"고 밝혔다.

컨벤션 하이라이트

나흘간의 컨벤션에서 논문을 발표하는 반도체 기업이나 학계 관계자들은 인텔 말고도 많을 것이다. 이번 컨벤션은 전기공학 분야에 돌파구를 마련하고 특정 연구자들에게 시상하기 위한 것이다.

IBM 역시 3가지 선진 기법을 사용해 0.13 미크론 와이어를 결합하는 칩을 생산할 계획이다. 3가지 선진 기법에는 구리 와이어링, 실리콘 온 인슐레이터(silicon-on-insulator) 트랜지스터, 로우-k(low-k) 절연체로 알려진 새로운 형태의 인슐레이팅 물질 등이 있다.

다양한 칩들이 이미 새로운 공정을 사용한 파일럿 생산에 들어갔고 내년 초 상용화될 것이다. IBM은 자체 서버와 다른 기업들의 네트워킹 및 기타 장치용 칩들에 모두 적용되는 새로운 공정을 사용해 칩을 제작할 것이라고 밝혔다.

IBM 연구소는 최근 V-그루브(V-Groove)라고 명명된 획기적인 설계 기법을 발표했다. IBM측에 따르면, 이 기법이 제조공정에 사용될 경우, 트랜지스터간의 통로 폭을 줄임으로써 10나노미터 정도로 작아진 부품으로 칩을 만들 수 있을 것이라고 한다. 계획대로 일이 진행된다면 이 기법은 앞으로 10~15년 후에 생산 공정에서 사용될 것이다. @